MENU

チップレット

チップレット革命：半導体設計と集積化の新パラダイムを解き明かす

画像クリックでインフォグラフィックサイトに遷移します

エグゼクティブサマリー

本レポートは、半導体業界において進行中の根源的な地殻変動、すなわち従来のモノリシックなシステムオンチップ（SoC）設計から、モジュール式のチップレットを基盤とするシステムインパッケージ（SiP）アーキテクチャへの移行について、包括的な分析を提供する。この変革を駆動する主要因は、「ムーアの法則」によって長らく支配されてきた微細化スケーリングが、物理的および経済的な限界に直面していることにある。チップレット技術は、この課題に対する決定的な解決策として台頭し、製造歩留まりの劇的な向上、コストの最適化、そして設計の柔軟性という、計り知れない利益をもたらす。

本分析では、チップレットの概念を定義し、その技術的基盤である先端パッケージング技術と、エコシステム形成の鍵となる相互接続（インターコネクト）規格を詳述する。特に、業界標準であるUniversal Chiplet Interconnect Express（UCIe）が、異なるベンダー間の相互運用性を確保し、オープンなエコシステムを醸成する上で果たす極めて重要な役割に焦点を当てる。

一方で、この新技術は、チップレット間の通信遅延、複雑化する熱管理、そして「Known Good Die（KGD）」を保証するためのテストという、新たな技術的課題も提示する。本レポートではこれらのトレードオフを詳細に検討し、AMD、Intel、Appleといった業界の先駆者たちが、それぞれ異なる戦略的目標の下でどのようにチップレットアーキテクチャを実装しているかを、具体的なケーススタディを通じて解き明かす。

結論として、チップレットは単なる技術的改良ではなく、半導体の価値連鎖全体を再定義するパラダイムシフトであると位置づける。今後、AIや高性能コンピューティング（HPC）の需要拡大を背景に、「チップレット経済」は爆発的な成長を遂げ、次世代コンピューティングの礎となることが予測される。この変革は、半導体業界の競争力学、ビジネスモデル、そして国際的な勢力図にまで、永続的な影響を及ぼすであろう。

第1章 時代の終焉：ポスト・モノリシック・アーキテクチャへの必然性

チップレット革命は、単なる漸進的な技術改良ではなく、半導体製造の根底にあった物理法則と経済原理の限界によって必然的にもたらされた、進化論的な飛躍である。本章では、チップレット技術の登場を不可避なものとした「なぜ」という根源的な問いに答え、その背景にある構造的要因を解き明かす。

1.1 ムーアの法則の50年間の支配とその必然的な減速

1965年にゴードン・ムーアによって提唱された「ムーアの法則」は、集積回路上のトランジスタ数が約18～24カ月で2倍になるという経験則である 1。この法則は、半世紀以上にわたりデジタル革命の主要なエンジンとして機能し、性能の指数関数的な向上とコスト削減を牽引してきた 3。

この法則は、単なる観測結果にとどまらず、半導体業界全体の研究開発や設備投資のサイクルを規定する自己実現的な予言として機能してきた 2。業界はこのロードマップをマイルストーンとし、絶え間ない微細化を追求することで、コンピュータの発展を支えてきたのである。しかし、この relentless な微細化のペースは、今日、深刻な逆風に直面している。物理的な限界と経済的な非効率性が顕在化し、ムーアの法則が長年提供してきた恩恵は、もはや保証されたものではなくなった。この減速こそが、業界に新たなアーキテクチャの模索を強いる、最も根本的な動因である。

1.2 レチクルサイズの専制：スケーリングに対する物理的障壁

半導体微細化の進展は、物理的な限界という名の壁に突き当たりつつある。回路線幅が3nm、2nm、さらには1.4nmといったシングルナノメートルスケールに近づくにつれて、トランジスタの性能は量子効果による電子の散乱や熱の影響によって著しく阻害されるようになる 1。この微細化の最終到達点は、原子1個のサイズ（約0.1nm）であり、「原子はスケールできない（Atoms cannot scale）」という物理的な絶対限界が視野に入ってきた 4。

さらに、より直接的な制約として、単一チップの最大サイズがリソグラフィ工程で使用される「レチクル（フォトマスク）」のサイズによって制限されるという問題がある。このレチクルサイズは長年にわたり約858 mm2 で安定しており、これを超える大きさの単一チップを一度に製造することは原理的に不可能である 7。

これらの物理的障壁は、従来の「More Moore」（さらなる微細化）というスケーリング手法だけでは、性能向上を持続させることが極めて困難になっていることを示している 4。特にレチクルサイズの制約は、単一のモノリシックチップで実現できる複雑さに物理的な上限を課すものであり、アーキテクトは性能向上のために、微細化以外の新たなスケーリング手法を模索せざるを得なくなった。チップレットは、この物理的制約を回避するための、最も有力なアーキテクチャ的回答なのである。

1.3 収穫逓減の経済学：モノリシックSoCにおける歩留まり、コスト、複雑性

チップレットへの移行を促す最も強力な推進力は、技術的な問題以上に経済的な合理性にある 9。モノリシックなダイが大規模化・複雑化するにつれて、製造上の欠陥に対する脆弱性が劇的に増大する。広大なシリコン面積のどこか一箇所にでも致命的な欠陥が発生すれば、そのチップ全体が不良品となり、製造歩留まりは壊滅的に低下する 7。この関係性は非線形であり、チップ面積が大きくなるほど、欠陥が発生する確率は指数関数的に高まる 12。

この歩留まりの悪化は、製造コストの急騰に直結する。最先端のプロセスノードの開発・製造コストは天文学的な額に達しており、微細化による投資収益率は着実に低下している 2。もはや、物理的な限界よりも先に、「投資額の限界がムーアの法則の終焉になる可能性」が指摘されるほど、経済的な持続可能性が問われているのである 2。

この経済的課題に対するチップレットの有効性は、定量的なデータによって明確に示されている。ある大規模サーバー向けチップの事例では、777 mm2 の巨大なモノリシックダイとして一括製造した場合、量産初期の歩留まりはわずか4%という、商業的に成立不可能なレベルであった。しかし、同じ回路を4つの213 mm2 のチップレットに分割して製造し、良品のみを組み合わせてパッケージ化することで、歩留まりは21%へと劇的に改善した 13。この事例は、チップレットが単なる設計手法の選択肢ではなく、最先端半導体の経済性を成立させるための不可欠な技術であることを雄弁に物語っている。

このパラダイムシフトの根底には、「More Moore」から「More than Moore」への戦略的転換がある。これは単なる技術戦略の変更ではなく、半導体業界における価値創造モデルの根本的なピボットを意味する。物理的および経済的な危機に直面したモノリシック設計の限界は、業界に新たな道を模索させた。その答えが、システムの性能を向上させつつも、すべてのトランジスタを最も高価な最先端ノードで製造する必要はない、という「More than Moore」の思想であり、その具現化がチップレット技術なのである 2。チップレットは、機能とプロセスノードを戦略的に分離し、トランジスタレベルの密度ではなく、システムレベルでのコストと歩留まりを最適化する。これは、半導体設計における価値の定義そのものが変化したことを示す、市場の合理的な帰結と言える。

第2章 チップレットの定義：システム統合へのモジュール式アプローチ

本章では、チップレット技術の明確かつ厳密な定義を提供し、従来の概念との違いを明らかにするとともに、その中核となるアーキテクチャ原理を確立する。

2.1 基本原則：システムオンチップ（SoC）からシステムインパッケージ（SiP）へ

チップレットは、IEEE（米国電気電子学会）によって、「より大きく、複雑な集積回路を形成するために、他のチップレットと情報のやりとりを行うことを前提に設計された半導体集積回路ブロック」と正式に定義されている 17。これは、すべての機能（CPU、GPU、メモリコントローラなど）を単一のシリコン片に集積する従来のモノリシックなシステムオンチップ（SoC）のアプローチとは根本的に異なる 10。

チップレット技術では、大規模な回路を意図的に機能ごとに小さなブロック（チップレット）に「分解（disaggregation）」し、それらを単一のパッケージ内で再び「再構成（re-assembly）」する 8。この再構成されたシステムは、しばしば「システムインパッケージ（SiP）」と呼ばれる。

ここでの概念的な飛躍は、システムの「集積の場」がシリコンダイ上からパッケージレベルへと移行した点にある。このモジュール性は、標準化されたインターフェースを持つ多様な部品を組み合わせて目的の構造物を作り上げるレゴブロックに例えることができる 20。各チップレットは最適化された機能部品であり、パッケージがそれらを統合するプラットフォームとして機能する。

2.2 チップレットベースシステムの解剖学：ダイ、インターポーザ、基板

チップレットベースのシステムは、複数の小さなダイ（チップレット本体）が、先進的な基板上に実装されることで構成される。その中でも極めて重要な構成要素が「インターポーザ」である。インターポーザは、チップレットとメインのパッケージ基板の間に配置される高密度の配線層であり、通常はシリコンや有機材料で作られる 10。

インターポーザの役割は、チップレット間で高帯域幅かつ低遅延の通信を可能にするための微細な配線を提供することにある。これにより、物理的に分離された複数のチップレットが、あたかも単一のチップであるかのように協調動作することが可能となる 10。インターポーザの性能は、SiP全体の性能を直接的に決定づけるため、チップレット実装における技術的な心臓部と言える。インターポーザには、全面を覆うシリコンインターポーザ、有機材料を用いた基板、あるいはIntelのEMIBのように基板内に小さなシリコンブリッジを埋め込む方式など、様々な技術が存在する 11。

2.3 ヘテロジニアスインテグレーション：混ぜ合わせる力

ヘテロジニアスインテグレーション（異種統合）は、機能、製造プロセスノード、さらには製造メーカーさえも異なるチップ（「異種チップ」）を、単一のパッケージ内に統合する技術であり、チップレット哲学の中核をなす概念である 19。

このアプローチの最大の利点は、各機能に対して最適なプロセス技術を適用できることにある。例えば、最高の処理性能が要求されるCPUコアのチップレットは最先端の3nmプロセスで製造し、一方で、微細化の恩恵が少ないI/O回路やアナログ回路のチップレットは、より成熟し、コスト効率の高い14nmプロセスで製造するといった使い分けが可能になる 8。これにより、システム全体の性能、コスト、消費電力を、機能ごとに個別に最適化することができる 8。

この能力は革命的である。従来のモノリシック設計では、チップ上のすべての機能が、同じ、そしてしばしば一部の機能にとっては最適とは言えないプロセスノードで製造されなければならないという制約があった。ヘテロジニアスインテグレーションは、この制約を打ち破り、設計者にシステムの各部分に対して「適材適所」の技術を選択するという、強力で新たな自由度を与えるものである。

チップレット技術の台頭は、「チップ」という概念そのものを根本的に再定義している。技術革新の主戦場は、もはやモノリシックなSoCではなく、モジュール化されたチップレットと、それらを統合する高度なパッケージへと移行した。この変化は、従来「後工程」と見なされ、ムーアの法則を牽引する「前工程」（ウェハ製造）よりも重要度が低いとされてきたパッケージング技術の役割を、劇的に向上させた。チップレットシステムの性能は、インターポーザやパッケージ内の配線品質に大きく左右されるため、先端パッケージング技術（2.5D、3D、FOWLPなど）は、チップレットを機能させるための必須要素となっている 11。この価値の移行は、パッケージング、材料、後工程装置に強みを持つ企業や国（例えば日本）に新たな戦略的優位性をもたらす 11。したがって、チップレット革命は単にダイを小型化する話ではなく、パッケージング技術をシステム設計における第一級の要素へと昇格させ、半導体業界の研究開発投資、知的財産、そして競争優位性の力学を根底から覆す地殻変動なのである。

第3章 チップレットアーキテクチャの利点と内在するトレードオフ

本章では、チップレットの採用を推進する利点と、克服すべき重大な技術的課題について、証拠に基づいたバランスの取れた評価を行う。

3.1 経済的合理性：抜本的な歩留まり向上とコスト最適化

歩留まり

大規模なダイを複数の小さなチップレットに分割することで、ランダムな欠陥の影響を受ける面積が減少し、ウェハ一枚あたりから得られる良品ダイの数が劇的に増加する 10。さらに、製造後に個々のチップレットをテストし、良品であることが保証された「Known Good Die（KGD）」のみを選別して最終的なパッケージに組み立てることで、最終製品の歩留まりをさらに高めることができる 10。

コスト

チップレットは、コスト削減においても大きな効果を発揮する。CPUコアのような性能が最重要視される機能には高価な最先端プロセスノードを選択し、I/Oやアナログ回路のような他の機能には、より安価な旧世代のプロセスノードを活用することが可能になる 10。これにより、巨大なモノリシックSoC全体を最先端ノードで設計・製造する場合に比べて、莫大なコストを回避できる 11。

この経済的合理性は、特に高性能コンピューティング（HPC）やデータセンター向けプロセッサの分野で、チップレット採用の最も説得力のある推進力となっている。これは単なるコスト削減にとどまらず、従来は経済的に成立しなかったような超大規模な設計を現実のものにする、という戦略的な意味合いを持つ。

3.2 設計上の利点：前例のない柔軟性とイノベーションサイクルの加速

柔軟性

設計者は、まるでビルディングブロックのようにチップレットを組み合わせることで、SoC全体を再設計することなく、様々な市場セグメント向けのカスタムソリューションを構築できる 10。共通の標準規格に準拠していれば、異なるベンダーが製造したチップレットを統合することも理論的には可能となる 12。

市場投入までの期間

既存の検証済みチップレット設計を複数の製品で再利用することにより、開発期間、リスク、そしてコストを大幅に削減できる 27。SoC全体を新たに開発する代わりに、新機能を持つチップレットを追加・交換するだけで製品のアップグレードが可能になる 11。

このモジュール性は、イノベーションのペースを加速させる。企業は、自社のコアコンピタンス（例えば、新しいCPUコアのチップレット開発）に研究開発リソースを集中させ、他の機能部品はエコシステム内の専門プロバイダーから調達するという、効率的な開発モデルを構築できる。

3.3 パフォーマンスのパラドックス：遅延、電力、熱密度への対応

遅延と電力

モノリシックチップ内の配線は極めて高速かつ効率的であるのに対し、チップレット間の物理的な接続（ダイ間インターコネクト）は距離が長くなるため、通信遅延（レイテンシ）の増大や消費電力の増加を招く可能性がある 24。この性能低下を克服するためには、高密度のSerDes（シリアライザ/デシリアライザ）のような高度なインターコネクト技術や、先進的なパッケージングが不可欠となる 10。

熱管理

複数の高性能ダイを近接して集積することは、深刻な熱問題を発生させる。あるチップレットで発生した熱が、隣接するチップレットに伝播する「熱結合（Thermal coupling）」という現象が起こり、熱のモデリングと管理を著しく複雑化させる 24。これに対処するためには、実際の使用状況を想定したシナリオベースの熱解析や、高度な冷却ソリューションが必要となる 10。

これらは、チップレットアーキテクチャが直面する中心的な技術的トレードオフである。チップレットは製造上の問題を解決する一方で、システム統合という新たな、そして複雑な問題を生み出す。チップレットベースの設計が成功するか否かは、この「分解」に伴う性能ペナルティをいかに最小化できるかにかかっている。

3.4 製造の難関：Known-Good-Die（KGD）テストと組み立ての複雑性

テスト

最終的なパッケージに組み込む前に、個々のチップレットが「Known Good Die（KGD）」であることを保証するために、徹底的なテストを実施する必要がある。もし一つでも不良チップレットが組み立てられてしまうと、インターポーザや他の良品チップレットを含む高価なパッケージ全体が無駄になってしまうからだ 31。これらの高密度なインターコネクトをテストすることは極めて困難であり、Built-In Self-Test（BIST）や、不良な通信経路を予備の経路に切り替える「レーンリペア」戦略といった新しい手法が求められる 26。この課題に対処するため、IEEE P3405という標準規格の策定も進められている 34。

組み立てとコスト

複数のチップレットを高い精度で位置合わせして組み立てるプロセスは複雑であり、パッケージングコストを増大させる可能性がある。このコスト増が、ウェハ歩留まりの向上によるコスト削減効果の一部を相殺することもあり得る 10。

KGD問題は、ロジスティクスと技術の両面における大きなハードルである。オープンなエコシステムが繁栄するためには、信頼性の高い検証済みチップレットを安定して供給するための、堅牢で標準化されたテスト手法の確立が不可欠な前提条件となる。

チップレットの統合に伴うこれらの課題（熱、電力、テスト）は、それ自体が新たなイノベーションの波と、明確な競争領域を生み出している。EDA（電子設計自動化）ツール、熱モデリングソフトウェア、そして先進的なテストハードウェアや手法の分野がそれである。チップレット設計の複雑化は、マルチダイ・システムの協調設計、熱シミュレーション、電力供給の完全性解析、そしてKGDテストのための新しいツールやサービスを提供する企業にとって、大きなビジネスチャンスを創出している 7。SynopsysのようなEDAベンダーは、既に設計会社と協力してマルチダイ・システムに特化した新しい設計手法を開発している 7。このように、チップレットの採用は、チップ設計者やファウンドリに恩恵をもたらすだけでなく、EDAやテストといった関連技術セクターにおける二次的なイノベーションの強力な触媒として機能し、半導体サプライチェーン全体の競争力学を再形成しているのである。

第4章 技術的支柱：先端パッケージングとインターコネクト

本章では、チップレットという概念を現実のものとするために不可欠な、基盤となる技術について詳述する。チップレットが物理的にどのように接続され、どのように通信するのかに焦点を当てる。

4.1 多次元的アプローチ：2.5D対3Dパッケージング技術

チップレットの物理的な実装方法は、主に2.5Dと3Dの二つの次元で議論される。

2.5Dパッケージング

これは、複数のチップレットをインターポーザ（シリコンや有機基板など）の上に水平に（side-by-sideで）配置する技術である 12。チップレット間の通信は、インターポーザ内の高密度配線を通じて行われる。この方法は現在のチップレット実装において最も一般的であり、比較的成熟した技術とコスト効率の良さが特徴である。

3Dパッケージング

これは、チップレットを垂直に積み重ね、シリコン貫通ビア（TSV: Through-Silicon Via）と呼ばれる微細な電極で接続する技術である 2。このアプローチは、最も高い配線密度と最短の通信経路を実現できるため、究極の集積密度と性能を提供する可能性を秘めている。しかし、積層されたチップからの発熱を効率的に除去する熱管理や、製造プロセスの複雑性といった、より大きな技術的課題を伴う。

どちらのアプローチを選択するかは、アプリケーションが要求する性能、消費電力、そしてコストのバランスによって決定される。2.5Dは現在の主流であり、3Dは将来のさらなる高性能化に向けた究極のソリューションと位置づけられている。

4.2 ギャップを埋める：IntelのEMIBとFoverosの深掘り

Intelは、チップレット実装のための独自の先進パッケージング技術を開発し、業界をリードしている。その代表例がEMIBとFoverosである。

EMIB (Embedded Multi-die Interconnect Bridge)

EMIBは、2.5D実装技術の一種である。高価で大きなシリコンインターポーザを全面に敷く代わりに、比較安価な有機基板の内部に、チップレット間を接続する必要がある部分にだけ小さな高密度シリコンブリッジを埋め込む 34。これにより、シリコンインターポーザに匹敵する高密度な接続を、より低いコストで実現することができる。

Foveros

Foverosは、Intelの3D積層技術であり、ロジックチップレット同士をフェイス・トゥ・フェイスで直接積み重ねることを可能にする 36。これにより、例えばロジックチップレットの上にメモリチップレットを積層するなど、異なる機能を持つチップレットを垂直方向に高密度で統合できる。

これらの独自技術は、高性能なチップレットベースのシステムを実現するための先進的なソリューションの好例であり、IntelのIDM 2.0戦略における中核的な競争優位性となっている。

4.3 ユニバーサル言語：UCIe規格の決定的役割

Universal Chiplet Interconnect Express（UCIe）は、ダイ間インターコネクトのためのオープンな業界標準規格である 21。2022年にIntel、AMD、TSMC、Samsung、Googleといった半導体業界の巨人たちが結集してコンソーシアムを設立し、策定された 29。その究極的な目標は、異なるベンダーが製造したチップレット同士がシームレスに通信できる、オープンで相互運用可能なチップレットエコシステムを構築することにある 24。

UCIeは、チップレットの将来にとって、おそらく最も重要な進展である。この標準規格がなければ、チップレット技術はAppleのように各社が独自に開発する、相互互換性のない「壁に囲まれた庭（walled garden）」にとどまってしまう可能性が高かった。UCIeこそが、真にモジュール化された競争力のある市場、すなわち「レゴブロック」のようなビジョンを実現するための鍵なのである 20。

4.3.1 UCIeスタックの分解：物理層、アダプタ層、プロトコル層

UCIeは、柔軟性と幅広い採用を促すために、階層的な構造を持つ規格として設計されている 43。

  • 物理層（Physical Layer）: チップレット間の電気的なインターフェース、つまり信号の送受信方法といった物理的な仕様を定義する 21。
  • ダイ間アダプタ層（Die-to-Die Adapter Layer）: 物理層の上位に位置し、リンクの状態管理、CRC（巡回冗長検査）やリトライ機能によるエラーチェック、そしてデータフローの交通整理を行う 21。
  • プロトコル層（Protocol Layer）: 最上位層に位置し、PCI Express（PCIe）やCompute Express Link（CXL）といった既存の業界標準プロトコルを、ダイ間リンク上で「トンネリング」する役割を担う。これにより、ソフトウェアやオペレーティングシステムとの互換性を確保する 21。

この階層的アプローチは極めて重要である。特に、PCIeやCXLのような広く普及し、確立されたプロトコルを活用することで、UCIeを介して組み立てられたチップレットシステムは、既存のソフトウェアやOSから容易に認識され、特別な対応なしに利用することができる。これは、チップレット技術の採用障壁を劇的に引き下げる効果を持つ。

4.3.2 相互運用性のためのオープンなエコシステムの醸成

UCIeコンソーシアムは、規格を継続的に進化させている。2022年に発表されたUCIe 1.0が基本仕様を確立し、2024年8月にリリースされたUCIe 2.0では、3Dパッケージングへの対応やシステム管理機能の強化などが追加された 16。

この標準化は、設計と検証にかかる労力を削減し、製品の市場投入までの期間を短縮する 28。企業は自社のコアIP開発に集中し、他の汎用的な機能を持つチップレットは競争力のある市場から調達するという、効率的な開発モデルが可能になる。IntelとAMDという長年のライバルが、ファウンドリ、クラウドプロバイダー、IPサプライヤーと共にこのコンソーシアムに参加しているという事実は、オープンなエコシステムがもたらす利益が、各社が独自規格を維持する利益を上回るという、業界全体の強力なコンセンサスが形成されたことを示している 29。

UCIeの成功は、チップレットレベルでの新たな「IP市場」を創出するだろう。現在、半導体IPは通常、顧客が自社のモノリシックSoCに統合するための設計ファイル（Verilogコードなど）としてライセンス供与される。しかし、UCIeが普及した世界では、IP企業は設計ファイルを販売するだけでなく、ファウンドリと提携して自社のIPを物理的でテスト済みのUCIe準拠チップレットとして製造・販売することが可能になる。システム開発企業は、これらのチップレットを「既製品」として購入し、自社のSiPに統合することで、設計・製造にかかる労力を大幅に削減できる。これは「チップレットベンダー」という新たなビジネスモデルを生み出し、半導体IP市場をライセンスビジネスから物理コンポーネントビジネスへと変革させる可能性がある。これにより、ハードウェアイノベーションへの参入障壁が下がり、特殊化されたシリコンの「カンブリア爆発」とも言うべき多様な進化が促されるかもしれない。

第5章 革命の設計者たち：業界の実装とケーススタディ

本章では、理論的な概念を現実世界の製品に落とし込み、業界のリーダーたちが開拓したチップレットベースの製品を解剖することで、各社が追求する異なる戦略的目標とアーキテクチャ哲学を明らかにする。

5.1 AMDのEPYCの躍進：CCDとIODアーキテクチャの解剖

AMDのサーバー向けプロセッサ「EPYC」およびデスクトップ向け「Ryzen」は、チップレット戦略を商業的に成功させた画期的な事例である。これらのプロセッサは、主に2種類のチップレットで構成されている。

  • Core Complex Die (CCD): 高性能な「Zen」CPUコアを内蔵するチップレット。性能を最大化するため、その時点で利用可能な最先端のプロセスノード（例：7nm、5nm）で製造される 45。
  • I/O Die (IOD): メモリコントローラ、PCIeレーン、その他のI/O機能を担当するチップレット。これらの機能は微細化による恩恵が比較的小さいため、より成熟し、コスト効率に優れた旧世代のプロセスノード（例：14nm、6nm）で製造される 45。

このアーキテクチャは、ムーアの法則の経済的課題に対する極めて洗練された解決策である。これによりAMDは、巨大なモノリシックダイを製造する際の法外なコストや低い歩留まりを回避しつつ、コア数を劇的にスケールさせること（最新の「Turin Dense」EPYCでは最大192コア）に成功した 45。この戦略は、AMDがサーバーおよびデスクトップ市場で大きなシェアを獲得する原動力となったと広く認識されている 16。ある分析によれば、チップレットベースのEPYCプロセッサは、同等の性能を持つと仮定したモノリシック設計に比べて、製造コストが41%も安価になると試算されている 8。

5.2 Intelの「Ponte Vecchio」：超異種統合のマスタークラス

Intelのデータセンター向けGPU「Ponte Vecchio」は、同社の先進パッケージング技術の粋を集めたショーケースである。このプロセッサは、実に47個ものアクティブな「タイル」（Intelが高密度インターコネクトで接続されたチップレットを指す用語）で構成されている 36。これらのタイルには、演算処理を行うコンピュートタイル（一部は競合であるTSMCが製造）、キャッシュタイル、ベースタイル、I/Oタイルなどが含まれる。

この複雑なシステムを統合するために、Intelは2つの主要なパッケージング技術を駆使している。水平方向のタイル（HBMメモリなど）を接続するためにEMIBを、そしてコンピュートタイルやキャッシュタイルをベースタイルの上に垂直に積層するためにFoverosを用い、これらを組み合わせた「Co-EMIB」という高度な構造を採用している 36。

Ponte Vecchioは、ヘテロジニアスインテグレーションの複雑性の頂点を体現している。異なる製造プロセス、さらには異なるファウンドリ（IntelとTSMC）で製造されたチップレットを、単一の協調動作するシステムへと統合する能力を実証した。これは、IntelのIDM 2.0戦略の根幹をなすパッケージング技術におけるリーダーシップを、強力に誇示する製品である。

5.3 Appleの「M1 Ultra」：シームレスなダイ間接続による性能の再定義

AppleのM1 Ultraは、EPYCやPonte Vecchioとは異なる思想に基づくチップレット実装である。これは、プロセスノードや機能を混ぜ合わせるヘテロジニアス設計ではなく、**「UltraFusion」**と呼ばれる独自のパッケージング技術を用いて、同一のM1 Maxダイを2つ、水平に接続したものである 51。

UltraFusion技術は、プロセッサ間を**毎秒2.5テラバイト（2.5 TB/s）**という驚異的な帯域幅で接続する 51。これは、従来のマルチチップインターコネクト技術の4倍以上もの広帯域である。

この技術の決定的な利点は、この超広帯域接続により、2つのダイがソフトウェアから見て完全に単一の、統合されたSoCとして振る舞うことにある。オペレーティングシステムは、20コアのCPU、64コアのGPU、そして統合されたユニファイドメモリ空間を一つのかたまりとして認識する。これにより、従来のデュアルソケットシステムが抱えていた性能のボトルネックやソフトウェアの複雑性を完全に排除している 51。

Appleのアプローチは、チップレット採用の異なる動機を浮き彫りにする。その主目的は、コスト削減やプロセスの混合ではなく、単一ダイの物理的限界を超えて性能をスケールさせつつ、モノリシックチップが持つソフトウェア上のシンプルさを維持することにある。これは、カスタム設計された高コストだが非常に効果的なインターコネクトによって可能となった、純粋な性能追求型の戦略と言える。

チップレットアーキテクチャの比較分析

これら3つのケーススタディは、チップレット設計における多様な戦略的アプローチを示している。以下の表は、それぞれのアーキテクチャの主要な特徴を比較し、その違いを明確にするものである。この比較から、チップレット技術には「ワンサイズ・フィットオール」の解決策は存在せず、各社がそれぞれの目標に応じて最適な実装を追求していることがわかる。

特徴AMD EPYC/RyzenIntel Ponte VecchioApple M1 Ultra
主要な動機コスト削減、歩留まり向上、コア数のスケーリング究極の性能、ヘテロジニアスインテグレーション技術の誇示単一ダイの限界を超える性能スケーリング
アーキテクチャヘテロジニアス（プロセスノードの混合）超ヘテロジニアス（機能、プロセス、ファウンドリの混合）ホモジニアス（同一ダイの複製によるスケーリング）
主要コンポーネントCCD（コンピュート） + IOD（I/O）47個のタイル（コンピュート、キャッシュ、ベース、I/O等）2個のM1 Maxダイ
パッケージング技術有機基板、Infinity FabricインターコネクトEMIB (2.5D) + Foveros (3D)UltraFusion（独自2.5Dシリコンインターポーザ）
インターコネクト規格独自（Infinity Fabric）独自独自（UltraFusion）
ソフトウェアからの見え方シングルソケット（NUMAアーキテクチャ）単一デバイス単一の統合されたSoC
戦略的成果競争力のあるコストパフォーマンス、高い市場シェア先進パッケージングにおけるリーダーシップの証明クラス最高の電力性能比

第6章 未来はモジュール式：市場の軌道と産業の変革

本最終章では、レポート全体の分析を統合し、チップレット市場の将来的な軌道と、それが半導体産業全体に及ぼすであろう profound で長期的な影響について、未来志向の分析を提供する。

6.1 市場予測：チップレット経済の爆発的成長の定量化

チップレット市場は、爆発的な成長期に突入している。市場予測は調査機関によって異なるものの、そのすべてが極めて積極的な成長見通しを示している。例えば、Market.usは、市場規模が2023年の30億ドルから2033年には1070億ドルへと成長し、年平均成長率（CAGR）は42%に達すると予測している 27。他のアナリストはさらに高い数値を予測しており、CAGRが76%や87%に達するという見方もある 53。別の予測では、市場は

2028年までに1480億ドル、あるいは2035年までに4110億ドルに達する可能性が示唆されている 23。この急成長は、AI、データセンター、自動車、そしてコンシューマーエレクトロニクスといった分野からの、高性能コンピューティングに対する絶え間ない需要によって牽引されている 53。

これらの数値は、チップレットがもはやニッチな技術ではなく、高性能シリコンにおける主流のアプローチへと急速に移行しつつあることを明確に示している。この成長を牽引するのは、CPU、GPU、そして特にAIアクセラレータといった市場セグメントである。

6.2 新たなエコシステムの夜明け：半導体バリューチェーンの再構築

チップレットへの移行、特にオープンなUCIe規格の登場は、従来の垂直統合的な半導体設計モデルを解体しつつある 15。そして、より協調的でオープンな、新たなエコシステムを醸成している。このエコシステムは、以下のような多様なプレイヤーで構成される。

  • チップレット設計者/ベンダー: 特定の機能を持つチップレットIPの設計・販売を専門とする企業。
  • ファウンドリ: TSMCのように、既にチップレット関連設計から大きな収益を上げている製造受託企業 27。
  • OSAT（後工程受託企業）: 先進パッケージングにおける役割が、より重要で付加価値の高いものへと変化する。
  • EDAおよびIPベンダー: マルチダイの協調設計を支援する新しいツールやソリューションの提供が求められる 18。

この新しいエコシステムは、カスタムシリコン開発への参入障壁を劇的に引き下げる。例えば、ある企業は、自社の独自の「秘伝のタレ」となる機能を持つチップレットを一つだけ設計し、残りの必要なチップレット（I/O、メモリコントローラなど）はオープン市場から購入することで、従来の数分の一のコストと時間でカスタムSoCを構築できるようになる 29。

6.3 新たな機会：材料、EDA、そして後工程におけるリーダーシップ

「後工程」（パッケージングと組み立て）の重要性が増すことは、この分野に大きなビジネスチャンスをもたらす 12。チップレットの成功は、パッケージング技術、インターコネクト、そして使用される材料（ガラス基板、先進ポリマーなど）の進化に決定的に依存している 11。

これは、歴史的にこれらの分野で強みを持つ国や企業、特に日本の半導体材料・製造装置産業にとって、大きな好機となる 12。価値の源泉が前工程の微細化から後工程の統合技術へと移行する中で、これらの企業はチップレット時代において中心的な役割を果たすポテンシャルを秘めている。米国のCHIPS法のような政府主導のイニシアチブも、この分野の研究開発を後押しする追い風となっている 27。

6.4 結論的分析：次世代コンピューティングの礎としてのチップレット

チップレット技術は、従来の微細化スケーリングが機能不全に陥った時代において、ムーアの法則の精神、すなわち計算能力の継続的な向上という目標を、継承し拡張するための鍵である 23。AI、高性能コンピューティング、そして将来のロボティクスや拡張現実といったアプリケーションが要求する膨大な計算能力を実現するための、必須のアーキテクチャと言える 54。

結論として、チップレットは単なる技術的な修正パッチではなく、今後数十年にわたるコンピューティングの根幹をなす、基本的なアーキテクチャパラダイムである。この「チップレット経済」57は、半導体の設計、製造、そしてビジネスモデルそのものの再創造を意味する。その成功は、設計、製造、そして堅牢でオープンなエコシステムという三つの柱が、協調して発展していくかにかかっている。もはや、チップレットが成功するかどうかは問題ではない。問われているのは、その潜在能力を最大限に引き出すために必要な経済的・技術的基盤を、我々がどれだけ迅速に構築できるか、なのである。

引用文献

  1. ムーアの法則とは何か？限界と未来予測を解説 – 顧問のチカラ – KENJINS https://kenjins.jp/magazine/company-interview/45254/
  2. ムーアの法則 | 三菱UFJリサーチ&コンサルティング https://www.murc.jp/library/terms/ma/moores-law/
  3. ムーアの法則とは？社会への影響と終焉・限界説の背景をわかりやすく解説 https://staff.persol-xtech.co.jp/hatalabo/mono_engineer/633.html
  4. ムーアの法則は今後どうなる？半導体の性能向上を図る三つの方向性を解説 – Rentec Insight https://go.orixrentec.jp/rentecinsight/it/article-395
  5. 半導体産業発展を支える「ムーアの法則」の過去・現在・未来 – 東京エレクトロン https://www.tel.co.jp/museum/magazine/report/202106/
  6. kenjins.jp https://kenjins.jp/magazine/company-interview/45254/#:~:text=%E3%82%82%E3%81%9F%E3%82%89%E3%81%97%E3%81%A6%E3%81%84%E3%81%BE%E3%81%99%E3%80%82-,%E3%83%A0%E3%83%BC%E3%82%A2%E3%81%AE%E6%B3%95%E5%89%87%E3%81%AE%E9%99%90%E7%95%8C,%E5%8F%8A%E3%81%BC%E3%81%99%E5%8F%AF%E8%83%BD%E6%80%A7%E3%81%8C%E3%81%82%E3%82%8A%E3%81%BE%E3%81%99%E3%80%82
  7. vol.120 シノプシスとAlchipの協業：ソフト・チップレットによりマルチダイ設計の成功を支援 https://www.synopsys.com/ja-jp/japan/today-tomorrow/tt120-art5-how-soft-chiplets-enhance-multi-die-chip-design.html
  8. Challenges and Opportunities to Enable Large-Scale Computing via Heterogeneous Chiplets Invited Paper – arXiv https://arxiv.org/html/2311.16417v2
  9. Chiplets Turn 10: Here are Ten Things to Know – Marvell Technology https://www.marvell.com/blogs/chiplets-turn-10-here-are-ten-things-to-know.html
  10. チップレットのメリットとデメリットにはどんなものがある？それぞれ詳しく解説 – 兼松PWS https://www.pwsj.co.jp/blog/17
  11. チップレットとは？：複数の小規模回路への分割⇒統合戦略 … – note https://note.com/semicontimes/n/n0cb73c862de0
  12. 新たな半導体技術として注目される「チップレット」とは | コンサルタントコラム – テクノ経営 https://www.tmng.co.jp/column/44297/
  13. 半導体業界構造を一変させる技術!?「チップレット」とは？ | サイエンス リポート – 東京エレクトロン https://www.tel.co.jp/museum/magazine/report/202304_01/
  14. The Survey of Chiplet-based Integrated Architecture: An EDA perspective – arXiv https://arxiv.org/html/2411.04410v1
  15. What is a Chiplet? A Technology That Will Change the Structure of the Semiconductor Industry! | Report Series | Telescope Magazine – Tokyo Electron Ltd. https://www.tel.com/museum/magazine/report/202304_01/
  16. チップレット集積デバイス〜日本の半導体産業が復活!!ムーアの法則を超える破壊的イノベーション https://semi-engineers.com/devices-chiplet/
  17. チップレット https://www.mitsui.com/mgssi/ja/report/detail/__icsFiles/afieldfile/2025/02/07/2501btf_ogawa_ishiguro.pdf
  18. Chiplet Revolution: Future of Chip Design and Semiconductors – Capgemini https://www.capgemini.com/insights/expert-perspectives/the-chiplet-revolution/
  19. チップレットとヘテロジニアスインテグレーションについて – 露光装置 PERFECT GUIDE https://www.exposure-equipment.com/knowledge/chiplet-heterogeneous.html
  20. ICパッケージのダイ同士の配線を標準化する団体UCIeが始動 – セミコンポータル https://www.semiconportal.com/archive/editorial/industry/220304-chipletstd.html
  21. UCIe｜Juzo – note https://note.com/tech_micom/n/ndc3e97e596b7
  22. チップレットとは何か、そしてパッケージングでどのように使用されるのか？ – Altium Resources https://resources.altium.com/jp/p/what-are-chiplets-and-how-are-they-used-in-packaging
  23. Chiplets: Revolutionizing Semiconductor Design and Manufacturing – IDTechEx https://www.idtechex.com/en/research-article/chiplets-revolutionizing-semiconductor-design-and-manufacturing/32101
  24. 【注目技術解説】チップレット〜ASRAも推進する、半導体の次なる製造技術 https://techlabo.ryosan.co.jp/article/25063010_1239.html
  25. チップレット多用で半導体後工程の重要性が高まる今こそモノ作り日本の好機 津村明宏 https://weekly-economist.mainichi.jp/articles/20250708/se1/00m/020/021000c
  26. Heterogeneous Integration and Chiplets – IEEE Silicon Valley Area Chapter (SCV, SF, OEB) https://r6.ieee.org/scv-eps/?p=2860
  27. チップレット市場、2033年までに1,070億米ドルに達する見通し https://scoop.market.us/%E3%83%81%E3%83%83%E3%83%97%E3%83%AC%E3%83%83%E3%83%88%E6%A5%AD%E7%95%8C%E3%83%8B%E3%83%A5%E3%83%BC%E3%82%B9/
  28. vol.120 1つのパッケージ内でダイの自由な組み合わせを可能にするUCIe規格 – Synopsys https://www.synopsys.com/ja-jp/japan/today-tomorrow/tt120-art6-how-ucie-mixes-matches-semiconductor-dies.html
  29. 半導体「チップレット」時代の本格到来を告げる業界団体「UCIe」設立、インテル・AMDなど10社 https://www.imagazine.co.jp/ucie202203/
  30. Chiplet Heterogeneous Integration Technology—Status and … – MDPI https://www.mdpi.com/2079-9292/9/4/670
  31. 【現役エンジニアに聞く半導体最前線】「チップレット」の特徴と将来性を解説 https://semicon.jfe-shoji-ele.co.jp/articles/chiplet
  32. Some Like It Hot: The Complete Guide to Thermals … – Chiplet Summit https://chipletsummit.com/proceeding_files/a0q5f000001WuE0/20230124_PreConF_Ratchkov.PDF
  33. チップレット技術 2025-2035年：技術、機会、用途 – IDTechEx https://www.idtechex.com/ja/research-report/chiplet-technology-2025/1041
  34. Chiplet Interfaces Embrace Failures – Semiconductor Engineering https://semiengineering.com/chiplet-interfaces-embrace-failures/
  35. 半導体チップレットテストにおける複雑な課題への取り組み – Elevate Semiconductor https://www.elevatesemi.com/ja/ate-articles/tackling-complex-challenges-in-semiconductor-chiplet-testing/
  36. インテルの半導体製造施設「Fab 42」を訪問–写真で巡る – 6/26 – ZDNET Japan https://japan.zdnet.com/article/35179907/6/
  37. UCIe (Universal Chiplet Interconnect Express) – Vengineerの妄想 – はてなブログ https://vengineer.hatenablog.com/entry/2023/03/02/090000
  38. Intel・AMD・Microsoft・TSMC・Samsungなどがチップレットの新規格を策定する「UCIe」コンソーシアム設立を発表 – GIGAZINE https://gigazine.net/news/20220303-universal-chiplet-interconnect-express/
  39. 【国際】世界10社、チップレット半導体業界団体「UCIe」発足。日本企業は未参加 https://sustainablejapan.jp/2022/04/03/ucie/71768
  40. 【注目】 AI時代の発展を支える半導体製造技術 「UCIe」とは – inrevium https://www.inrevium.com/pickup/ucie/
  41. 開発元が異なるチップレット同士の通信を標準化する「Universal Chiplet Interconnect Express（UCIe）」が策定 〜 大手IT企業で業界団体が結成・自由な組み合わせのSoCが作れるように – Nishiki-Hub https://nishikiout.net/entry/2022/03/03/015835
  42. インテル、AMD、Arm、MS、グーグルらがチップレット新規格「UCIe」のコンソーシアム立ち上げへ https://japan.zdnet.com/article/35184368/
  43. UCIe（Universal Chiplet Interconnect Express）とは？：チップレット内部の共通接続規格 – note https://note.com/semicontimes/n/nad813e4422b7
  44. チップレットの標準規格「UCIe」がもたらす、半導体産業の新展開 – SEMICON Japan https://www.semiconjapan.org/jp/news-press/blogs/semiconjapan2022-perspectives-on-the-future-2
  45. Epyc – Wikipedia https://en.wikipedia.org/wiki/Epyc
  46. AMD CHIPLET ECOSYSTEM https://www.amd.com/content/dam/amd/en/documents/solutions/technologies/chiplet-architecture-white-paper.pdf
  47. 判明した第3世代Ryzenの内部構造を大解説 AMD CPUロードマップ – ASCII.jp https://ascii.jp/elem/000/001/882/1882171/4/
  48. Unlocking Server Performance: AMD EPYC Processors – Microchip USA https://www.microchipusa.com/articles/unlocking-server-performance-amd-epyc-processors
  49. Intel、Ponte Vecchioを正式発表 – PC Watch – インプレス https://pc.watch.impress.co.jp/docs/news/1443962.html
  50. 47個のタイルで構成される Intel Ponte Vecchio | Coelacanth’s Dream https://www.coelacanth-dream.com/posts/2021/03/26/intel-pvc-47-tiles/
  51. 「M1 Ultra」という唯一無二の超高性能チップをAppleが生み出せた … https://www.itmedia.co.jp/pcuser/articles/2203/13/news040_2.html
  52. Appleの新CPU「M1 Ultra」はSiインターポーザ技術で実現 – セミコンポータル https://www.semiconportal.com/archive/editorial/industry/220309-applem1ultra.html
  53. 2025年はチップレットの年となるのか？ – Altium Resources https://resources.altium.com/jp/p/year-of-the-chiplet
  54. チップレット時代の到来〜半導体製造プロセスの中間工程で新市場を創出！ https://semi-engineers.com/chiplet-integration-process/
  55. 日本に訪れた、半導体チップ・ビジネス再興の絶好機 – SEMICON Japan https://www.semiconjapan.org/jp/news-press/blogs/semiconjapan2021-perspectives-on-the-future-1
  56. チップレット技術 2025-2035技術、ビジネスチャンス、アプリケーション – データリソース https://www.dri.co.jp/auto/report/idt/241011-chiplet-technology-2025.html
  57. The Chiplet Economy: Three Pillars for Semiconductor Success – EE Times https://www.eetimes.com/the-chiplet-economy-three-pillars-for-semiconductor-success/
用語集